APP下载
反馈
模块七 6.1 组合逻辑设计-文档标准(2)(下)
770 播放
收藏
下载
手机看
登录后可发评论

评论沙发是我的~

热门评论(0)
    全部评论(0)
      选集(109)
      自动播放
      [1] 模块一 2.1 数制转换(上)
      1136播放
      06:58
      [2] 模块一 2.1 数制转换(下)
      709播放
      07:04
      [3] 模块一 2.2 二进制的算术运算
      886播放
      04:00
      [4] 模块一 2.3 符号数的表示
      1284播放
      08:44
      [5] 模块一 2.4 二进制补码的加法和...
      810播放
      04:59
      [6] 模块一 2.5 信息的二进制编码
      907播放
      06:59
      [7] 模块一 2.6 格雷码和检错纠错码
      911播放
      08:28
      [8] 模块二 3.1 数字系统的逻辑实现...
      630播放
      09:03
      [9] 模块二 3.1 数字系统的逻辑实现...
      1019播放
      09:08
      [10] 模块二 3.2 开关电路与CMOS...
      510播放
      10:54
      [11] 模块二 3.2 开关电路与CMOS...
      989播放
      10:54
      [12] 模块二 3.3 CMOS结构的扩展...
      1018播放
      11:05
      [13] 模块二 3.3 CMOS结构的扩展...
      1171播放
      11:08
      [14] 模块二 3.4 电压与电流的容限设...
      984播放
      05:50
      [15] 模块二 3.4 电压与电流的容限设...
      689播放
      05:49
      [16] 模块二 3.5 集成电路的设计规范
      854播放
      09:11
      [17] 模块二 3.6 片内的最大集成设计...
      1153播放
      08:20
      [18] 模块二 3.6 片内的最大集成设计...
      999播放
      08:25
      [19] 模块二 3.7 信号传输延迟与功耗...
      1498播放
      05:51
      [20] 模块二 3.7 信号传输延迟与功耗...
      1358播放
      05:57
      [21] 模块二 3.8 集成块输入端口设计
      1128播放
      07:59
      [22] 模块二 3.9 集成块输出端口设计...
      1068播放
      05:04
      [23] 模块二 3.9 集成块输出端口设计...
      1094播放
      05:09
      [24] 模块二 3.10 集成块与外部电路...
      1035播放
      06:12
      [25] 模块二 3.10 集成块与外部电路...
      676播放
      06:18
      [26] 模块三 4.1 开关代数的公理和定...
      1260播放
      07:04
      [27] 模块三 4.1 开关代数的公理和定...
      1198播放
      07:04
      [28] 模块三 4.2 正负逻辑、对偶关系...
      1469播放
      09:18
      [29] 模块三 4.3逻辑函数的多种表达形...
      803播放
      11:25
      [30] 模块三 4.3逻辑函数的多种表达形...
      757播放
      11:28
      [31] 模块三 4.4逻辑函数的卡诺图化简...
      1055播放
      05:56
      [32] 模块三 4.4逻辑函数的卡诺图化简...
      541播放
      05:56
      [33] 模块三 4.5逻辑函数的卡诺图化简...
      626播放
      05:17
      [34] 模块三 4.5逻辑函数的卡诺图化简...
      1351播放
      05:20
      [35] 模块三 4.6逻辑函数的卡诺图化简...
      1009播放
      09:14
      [36] 模块三 4.7定时冒险(上)
      699播放
      05:10
      [37] 模块三 4.7定时冒险(下)
      992播放
      05:13
      [38] 模块四 1.1 课程简介
      1235播放
      07:36
      [39] 模块四 1.2 模拟与数字
      1077播放
      03:12
      [40] 模块四 1.3 数字技术
      1203播放
      07:53
      [41] 模块五 7.1 时序逻辑电路概述
      1201播放
      04:51
      [42] 模块五 7.2 双稳态器件
      1044播放
      06:40
      [43] 模块五 7.3 SR锁存器(1)
      1245播放
      06:43
      [44] 模块五 7.3 SR锁存器(2)
      1128播放
      07:13
      [45] 模块五 7.4 D锁存器(上)
      974播放
      09:12
      [46] 模块五 7.4 D锁存器(下)
      857播放
      09:13
      [47] 模块五 7.5 D触发器
      691播放
      07:31
      [48] 模块五 7.6 其他D触发器
      1457播放
      08:23
      [49] 模块五 7.7 JK触发器和T触发...
      839播放
      07:24
      [50] 模块五 7.8 状态机结构
      1114播放
      06:18
      [51] 模块五 7.9 时钟同步状态机分析...
      1421播放
      05:12
      [52] 模块五 7.9 时钟同步状态机分析...
      1356播放
      05:13
      [53] 模块五 7.10 时钟同步状态机分...
      837播放
      04:03
      [54] 模块五 7.11 时钟同步状态机设...
      883播放
      05:48
      [55] 模块五 7.11 时钟同步状态机设...
      948播放
      05:52
      [56] 模块五 7.12 时钟同步状态机设...
      619播放
      06:34
      [57] 模块五 7.12 时钟同步状态机设...
      1235播放
      06:37
      [58] 模块五 7.13 雷鸟车尾灯(上)
      707播放
      07:18
      [59] 模块五 7.13 雷鸟车尾灯(下)
      866播放
      07:17
      [60] 模块五 7.14 状态机时序
      567播放
      04:07
      [61] 模块六 5.1 FPGA及HDL简...
      803播放
      06:00
      [62] 模块六 5.1 FPGA及HDL简...
      1473播放
      01:28
      [63] 模块六 5.1 FPGA及HDL简...
      751播放
      07:26
      [64] 模块六 5.2 Verilog H...
      722播放
      04:37
      [65] 模块六 5.2 Verilog H...
      971播放
      09:10
      [66] 模块六 5.2 Verilog H...
      1208播放
      09:08
      [67] 模块六 5.2 Verilog H...
      1013播放
      05:12
      [68] 模块六 5.2 Verilog H...
      772播放
      07:57
      [69] 模块六 5.2 Verilog H...
      782播放
      08:01
      [70] 模块六 5.2 Verilog H...
      1212播放
      08:22
      [71] 模块六 5.2 Verilog H...
      691播放
      08:23
      [72] 模块六 5.2 Verilog H...
      1351播放
      06:39
      [73] 模块六 5.2 Verilog H...
      1432播放
      06:38
      [74] 模块六 5.2 Verilog H...
      546播放
      04:41
      [75] 模块六 5.3 组合电路设计
      889播放
      08:55
      [76] 模块六 5.4 时序电路设计
      1159播放
      06:32
      [77] 模块七 6.1 组合逻辑设计-文档...
      564播放
      05:09
      [78] 模块七 6.1 组合逻辑设计-文档...
      1308播放
      09:13
      [79] 模块七 6.1 组合逻辑设计-文档...
      770播放
      待播放
      [80] 模块七 6.2 组合逻辑设计-译码...
      1419播放
      07:24
      [81] 模块七 6.2 组合逻辑设计-译码...
      850播放
      07:26
      [82] 模块七 6.2 组合逻辑设计-译码...
      1273播放
      02:53
      [83] 模块七 6.4三态缓冲器
      1080播放
      03:14
      [84] 模块七 6.5多路复用器(上)
      692播放
      05:14
      [85] 模块七 6.5多路复用器(下)
      920播放
      05:14
      [86] 模块七 6.6多路分配器和奇偶校验...
      1289播放
      05:12
      [87] 模块七 6.7 比较器(1)
      1085播放
      03:05
      [88] 模块七 6.7 比较器(2)
      1286播放
      01:52
      [89] 模块七 6.8加法器
      1144播放
      05:45
      [90] 模块七 6.3 编码器
      775播放
      07:43
      [91] 模块八 8.1 时序逻辑电路的标准...
      828播放
      08:50
      [92] 模块八 8.2 集成锁存器和触发器...
      1243播放
      05:47
      [93] 模块八 8.2 集成锁存器和触发器...
      1071播放
      05:48
      [94] 模块八 8.3 计数器工作原理(上...
      1363播放
      06:15
      [95] 模块八 8.3 计数器工作原理(下...
      1333播放
      06:21
      [96] 模块八 8.4 二进制计数器的功能...
      955播放
      06:59
      [97] 模块八 8.5 计数模块应用1
      922播放
      09:19
      [98] 模块八 8.6 计数模块应用2(上...
      738播放
      06:00
      [99] 模块八 8.6 计数模块应用2(下...
      957播放
      06:05
      [100] 模块八 8.7 计数模块应用3
      1250播放
      06:17
      [101] 模块八 8.8 移位寄存器的工作原...
      1507播放
      05:53
      [102] 模块八 8.8 移位寄存器的工作原...
      1192播放
      05:56
      [103] 模块八 8.9 移位寄存器构建计数...
      1151播放
      07:37
      [104] 模块八 8.10 环形计数器的自校...
      894播放
      07:39
      [105] 模块八 8.11 扭环形计数器的设...
      1003播放
      08:02
      [106] 模块八 8.12 线性反馈移位寄存...
      959播放
      09:55
      [107] 模块八 8.13 迭代电路和时序电...
      804播放
      03:43
      [108] 模块八 8.14 序列发生器的设计...
      1383播放
      07:39
      [109] 模块八 8.14 序列发生器的设计...
      941播放
      07:41
      为你推荐
      14:53
      数字电路与逻辑设计 绪论(上)
      4515播放
      09:37
      2-6-1 详解工作原理——计算机...
      1341播放
      07:52
      模块五 5.3 基于FPGA的可编...
      1434播放
      08:30
      4.3.2.1 主存逻辑设计-例1...
      1025播放
      12:22
      模块十六 5.20 集成寄存器(下...
      1131播放
      05:55
      哈尔滨工业大学公开课:可编辑逻辑器...
      673播放
      01:24
      模块三 3.7 异步传输模式 AT...
      1832播放
      07:03
      6.4 二叉树的遍历(上)
      1317播放
      02:23
      模块四 实验四 555集成定时器的...
      1167播放
      06:39
      1_7_3_03_线程安全问题产生...
      1041播放
      03:39
      【Cycle.js基本原理】隔离组...
      1354播放
      06:03
      60、Spring事务实现基本原理...
      996播放
      06:03
      10.2智能算法概述(上)
      1804播放