APP下载
反馈
明德扬至简设计法_ input delay约束
收藏
下载
手机看
扫描二维码 用手机看
已观看至0分0秒
打开网易公开课APP-我的-右上角扫一扫,在手机上观看,还可以缓存视频,加入学习计划
还没有公开课客户端?立即下载
0播放
选集(0)
自动播放
登录后可发评论

评论沙发是我的~

热门评论(0)
    全部评论(0)
      FPGA时序约束
      • 集数:6
      • 类型:计算机 科技
      • 课程简介:FPGA时序约束是FPGA设计中的一个重点,明德扬最看重的是实践,为此,明德扬抛开一切复杂的理论,就从工程实践的角度来讲解时序约束。 (特别声明:本视频为网易公开课自媒体平台作者上传并发布,仅代表该作者观点。网易仅提供信息发布平台。)
      相关推荐
      07:33
      利用变量创建出点击便可显示出图像的...
      2.7万播放
      06:39
      ART网页设计入门之Firewor...
      7527播放
      09:24
      07-扩展(相对路径)
      1063播放
      05:56
      PQ数据列操作视频:转到列修改名称...
      610播放
      05:57
      python语言程序设计
      3.8万播放
      02:44
      PQ文本替换操作视频:检测数据类型...
      673播放
      05:20
      可汗学院:Python3不能向下兼...
      14.1万播放
      51:18
      网络编辑:HTML的编写应用
      4.3万播放
      11:28
      ps图文绕排方法视频:运算路径嵌套...
      554播放
      08:24
      SolidWorks鼠标笔势及键盘...
      324播放
      07:23
      PS使用小技巧与建议
      11.2万播放
      1:13:45
      计算机科学CS50:文件输入输出
      12.9万播放
      10:30
      数的二进制表示
      10.1万播放
      10:45
      计算机科学:二进制
      11.9万播放