已购课程
个人中心
内容中心
关注我们
APP下载
反馈
模块二 2.2 Verilog HDL表达式（3）（上）
2314 播放
收藏
下载
手机看
登录后可发评论

评论沙发是我的～

热门评论(0)
    全部评论(0)
      选集(39)
      自动播放
      [1] 模块一 1.1 FPGA简介
      1.7万播放
      09:41
      模块一 1.1 FPGA简介
      [2] 模块一 1.2 Xilinx FP...
      5091播放
      05:36
      模块一 1.2 Xilinx FPGA产品、应用领域（上）
      [3] 模块一 1.2 Xilinx FP...
      2619播放
      05:32
      模块一 1.2 Xilinx FPGA产品、应用领域（下）
      [4] 模块二 2.1 Verilog H...
      4211播放
      05:31
      模块二 2.1 Verilog HDL语言要素（1）
      [5] 模块二 2.1 Verilog H...
      3499播放
      09:40
      模块二 2.1 Verilog HDL语言要素（2）
      [6] 模块二 2.1 Verilog H...
      2781播放
      08:36
      模块二 2.1 Verilog HDL语言要素（3）
      [7] 模块二 2.1 Verilog H...
      2910播放
      08:01
      模块二 2.1 Verilog HDL语言要素（4）
      [8] 模块二 2.2 Verilog H...
      2917播放
      05:56
      模块二 2.2 Verilog HDL表达式（1）
      [9] 模块二 2.2 Verilog H...
      2361播放
      07:07
      模块二 2.2 Verilog HDL表达式（2）（上）
      [10] 模块二 2.2 Verilog H...
      1605播放
      07:03
      模块二 2.2 Verilog HDL表达式（2）（下）
      [11] 模块二 2.2 Verilog H...
      2314播放
      待播放
      模块二 2.2 Verilog HDL表达式（3）（上）
      [12] 模块二 2.2 Verilog H...
      848播放
      05:35
      模块二 2.2 Verilog HDL表达式（3）（下）
      [13] 模块二 2.3 Verilog H...
      2488播放
      05:50
      模块二 2.3 Verilog HDL建模（1）
      [14] 模块二 2.3 Verilog H...
      1433播放
      08:28
      模块二 2.3 Verilog HDL建模（2）
      [15] 模块二 2.3 Verilog H...
      2042播放
      08:07
      模块二 2.3 Verilog HDL建模（3）
      [16] 模块二 2.3 Verilog H...
      2310播放
      06:02
      模块二 2.3 Verilog HDL建模（4）
      [17] 模块二 2.4 Testbench...
      2228播放
      06:14
      模块二 2.4 Testbench验证（1）
      [18] 模块二 2.4 Testbench...
      2158播放
      07:58
      模块二 2.4 Testbench验证（2）
      [19] 模块三 3.1 集成开发环境安装配...
      1892播放
      06:11
      模块三 3.1 集成开发环境安装配置（1）（上）
      [20] 模块三 3.1 集成开发环境安装配...
      1717播放
      06:13
      模块三 3.1 集成开发环境安装配置（1）（下）
      [21] 模块三 3.1 集成开发环境安装配...
      1355播放
      05:08
      模块三 3.1 集成开发环境安装配置（2）
      [22] 模块三 3.2 ISE工程开发流程...
      1308播放
      04:20
      模块三 3.2 ISE工程开发流程（1）
      [23] 模块三 3.2 ISE工程开发流程...
      1142播放
      05:19
      模块三 3.2 ISE工程开发流程（2）（上）
      [24] 模块三 3.2 ISE工程开发流程...
      953播放
      05:18
      模块三 3.2 ISE工程开发流程（2）（下）
      [25] 模块三 3.2 ISE工程开发流程...
      1985播放
      06:13
      模块三 3.2 ISE工程开发流程（3）
      [26] 模块三 3.2 ISE工程开发流程...
      1744播放
      04:08
      模块三 3.2 ISE工程开发流程（4）
      [27] 模块四 4.1 原语与IP核（1）
      2059播放
      08:17
      模块四 4.1 原语与IP核（1）
      [28] 模块四 4.1 原语与IP核（2）
      1687播放
      06:22
      模块四 4.1 原语与IP核（2）
      [29] 模块四 4.2 ISE进阶（1）
      1728播放
      04:58
      模块四 4.2 ISE进阶（1）
      [30] 模块四 4.2 ISE进阶（2）
      1120播放
      06:00
      模块四 4.2 ISE进阶（2）
      [31] 模块四 4.2 ISE进阶（3）
      1450播放
      05:23
      模块四 4.2 ISE进阶（3）
      [32] 模块四 4.2 ISE进阶（4）
      1657播放
      06:16
      模块四 4.2 ISE进阶（4）
      [33] 模块五 5.1 可综合设计方法
      1806播放
      07:52
      模块五 5.1 可综合设计方法
      [34] 模块五 5.2 大规模FPGA应用...
      1495播放
      07:21
      模块五 5.2 大规模FPGA应用设计方法（1）
      [35] 模块五 5.2 大规模FPGA应用...
      1276播放
      10:20
      模块五 5.2 大规模FPGA应用设计方法（2）（上）
      [36] 模块五 5.2 大规模FPGA应用...
      852播放
      10:20
      模块五 5.2 大规模FPGA应用设计方法（2）（下）
      [37] 模块五 5.3 基于FPGA的可编...
      1772播放
      08:15
      模块五 5.3 基于FPGA的可编程嵌入式开发（2）
      [38] 模块五 5.2 大规模FPGA应用...
      1657播放
      09:13
      模块五 5.2 大规模FPGA应用设计方法（3）
      [39] 模块五 5.3 基于FPGA的可编...
      1624播放
      07:52
      模块五 5.3 基于FPGA的可编程嵌入式开发（1）
      为你推荐
      05:28
      3.1 纠错码的概念（上）
      2373播放
      3.1 纠错码的概念（上）
      07:22
      模块四 3.2 谁是凶手——运算符...
      703播放
      模块四 3.2 谁是凶手——运算符和表达式（3）（下）
      10:36
      Verilog HDL的基本知识（...
      3686播放
      Verilog HDL的基本知识（上）
      14:13
      【华南理工大学公开课：计算机网络安...
      2179播放
      【华南理工大学公开课：计算机网络安全】公开密钥密码学（下）
      03:47
      IBM 1.4 R语言简介
      2.3万播放
      IBM 1.4 R语言简介
      1:13:14
      【哈佛大学公开课：计算机科学导论】...
      165.9万播放
      【哈佛大学公开课：计算机科学导论】导言（上）
      13:32
      【TED】互联网的可访问性问题及其...
      7350播放
      【TED】互联网的可访问性问题及其解决方法
      19:24
      10.1 组合逻辑设计 -a
      916播放
      10.1 组合逻辑设计 -a
      25:47
      2.1 计算机网络定义和体系结构(...
      15.7万播放
      2.1 计算机网络定义和体系结构(上)
      09:32
      第4讲 数制与编码（下）
      1543播放
      第4讲 数制与编码（下）
      10:00
      【TED】为委内瑞拉编程：如何用模...
      2.2万播放
      【TED】为委内瑞拉编程：如何用模型为社区提供帮助
      08:30
      4.3.2.1 主存逻辑设计-例1...
      1045播放
      4.3.2.1 主存逻辑设计-例1（下）
      08:39
      4.2.1 主存概述（上）
      1123播放
      4.2.1 主存概述（上）
      06:48
      029.尚硅谷_Java语言概述-...
      762播放
      029.尚硅谷_Java语言概述-环境变量的配置（下）

      增值电信业务经营许可证 粤B2-20090191

      工业和信息化部备案管理系统网站 粤B2-20090191-18