北京化工大学何宾教授：EDA原理及应用
本课程共74集 翻译完 欢迎学习
立即播放
用手机看
课程免费缓存，随时观看～
扫码下载网易公开课APP
收藏
课程列表
【第1集】1.1 数字逻辑发展史（上） 译
【第2集】1.1 数字逻辑发展史（下） 译
【第3集】1.2 Multisim spice仿真介绍和操作（上） 译
【第4集】1.2 Multisim spice仿真介绍和操作（中） 译
【第5集】1.2 Multisim spice仿真介绍和操作（下） 译
【第6集】1.3 开关系统（上） 译
【第7集】1.3 开关系统（下） 译
【第8集】1.4 半导体数字集成电路 译
【第9集】1.5 基本逻辑门电路分析（上） 译
【第10集】1.5 基本逻辑门电路分析（中） 译
【第11集】1.5 基本逻辑门电路分析（下） 译
【第12集】1.5 基本逻辑门电路分析（上） 译
【第13集】1.5 基本逻辑门电路分析（中） 译
【第15集】1.6 逻辑代数理论和表达式的化简（上） 译
【第16集】1.6 逻辑代数理论和表达式的化简（中） 译
【第17集】1.6 逻辑代数理论和表达式的化简（下） 译
【第18集】1.7 毛刺产生和消除 译
【第19集】1.8 数字码制表示和转换 译
【第20集】2.1 组合逻辑电路（上） 译
【第21集】2.1 组合逻辑电路（中） 译
【第22集】2.1 组合逻辑电路（下） 译
【第24集】2.1 组合逻辑电路（中） 译
【第26集】2.1 组合逻辑电路（上） 译
【第27集】2.1 组合逻辑电路（下） 译
【第28集】2.2 时序逻辑电路（上） 译
【第29集】2.2 时序逻辑电路（中） 译
【第30集】2.2 时序逻辑电路（下） 译
【第31集】2.3 存储器分类及原理（上） 译
【第32集】2.3 存储器分类及原理（下） 译
【第33集】2.4 有限自动状态机（上） 译
【第34集】2.4 有限自动状态机（中） 译
【第35集】2.4 有限自动状态机（下） 译
【第36集】3.1 可编程逻辑器件发展历史（上） 译
【第37集】3.1 可编程逻辑器件发展历史（中） 译
【第38集】3.1 可编程逻辑器件发展历史（下） 译
【第39集】3.2 可编程逻辑器件工艺（上） 译
【第40集】3.2 可编程逻辑器件工艺（下） 译
【第41集】3.3 简单可编程逻辑器件结构 译
【第42集】3.4 CPLD原理及结构 译
【第43集】3.5 FPGA原理及结构（上） 译
【第44集】3.5 FPGA原理及结构（中） 译
【第45集】3.5 FPGA原理及结构（下） 译
【第46集】3.5 FPGA原理及结构（上） 译
【第47集】3.5 FPGA原理及结构（中） 译
【第48集】3.5 FPGA原理及结构（下） 译
【第49集】4.1 IP核基本概念（上） 译
【第50集】4.1 IP核基本概念（下） 译
【第51集】4.2 Vivado工具设计流程（上） 译
【第52集】4.2 Vivado工具设计流程（下） 译
【第53集】4.3 Vivado IP数字系统的设计与实现（一）（上） 译
【第54集】4.3 Vivado IP数字系统的设计与实现（一）（中） 译
【第55集】4.3 Vivado IP数字系统的设计与实现（一）（下） 译
【第56集】4.4 Vivado IP数字系统的设计与实现（二） 译
【第57集】5.1 Vivado集成开发环境介绍（上） 译
【第58集】5.1 Vivado集成开发环境介绍（下） 译
【第59集】5.2~5.3 创建新工程和添加Verilog HDL设计文件（上） 译
【第60集】5.2~5.3 创建新工程和添加Verilog HDL设计文件（下） 译
【第61集】5.4~5.5 详细描述和行为级仿真（上） 译
【第62集】5.4~5.5 详细描述和行为级仿真（下） 译
【第63集】5.6~5.7 设计综合和设计约束（上） 译
【第64集】5.6~5.7 设计综合和设计约束（下） 译
【第65集】5.8~5.9 设计实现和时序仿真（上） 译
【第66集】5.8~5.9 设计实现和时序仿真（下） 译
【第67集】5.10 生成比特流和下载设计（上） 译
【第68集】5.10 生成比特流和下载设计（下） 译
【第69集】6.2 Verilog HDL程序结构（上） 译
【第70集】6.2 Verilog HDL程序结构（中） 译
【第71集】6.2 Verilog HDL程序结构（下） 译
【第72集】6.3 Verilog HDL描述方式（上） 译
【第73集】6.3 Verilog HDL描述方式（中） 译
【第74集】6.3 Verilog HDL描述方式（下） 译
【第75集】6.4 Verilog HDL语言要素（上） 译
【第76集】6.4 Verilog HDL语言要素（下） 译
【第77集】6.5 Verilog HDL数据类型（上） 译
【第78集】6.5 Verilog HDL数据类型（下） 译
查看全部课程
相关推荐
