登录/注册
已购课程
个人中心
已购课程
优惠券
我的收藏
播放记录
我的证书墙
内容中心
关注我们
进入关怀模式
APP下载
反馈
意见反馈
您有什么问题?告诉我们,我们会为你解决
选择问题类型:
新版本体验建议
视频画面花屏
音/视频画面花屏
播放不流畅
其他
请详细描述您的建议、意见、问题等。
提交
5.1 Vivado集成开发环境介绍(下)
1286 播放
蜻蜓耳娱乐
收藏
课程免费缓存,随时观看~
下载
打开
网易公开课APP
扫码下载视频
分享
分享到
扫码分享到微信
通过代码可以让这个视频再其他地方播放哦!
复制HTML代码
复制页面代码
手机看
扫描二维码 用手机看
已观看至0分0秒
打开网易公开课APP-我的-右上角扫一扫,在手机上观看,还可以缓存视频,加入学习计划
还没有公开课客户端?
立即下载
登录
后可发评论
评论沙发是我的~
热门评论
(0)
全部评论
(0)
选集(75)
自动播放
[1] 1.1 数字逻辑发展史(上)
8127播放
10:37
1.1 数字逻辑发展史(上)
[2] 1.1 数字逻辑发展史(下)
1947播放
10:35
1.1 数字逻辑发展史(下)
[3] 1.2 Multisim spic...
1907播放
10:22
1.2 Multisim spice仿真介绍和操作(上)
[4] 1.2 Multisim spic...
1637播放
10:25
1.2 Multisim spice仿真介绍和操作(中)
[5] 1.2 Multisim spic...
1705播放
10:15
1.2 Multisim spice仿真介绍和操作(下)
[6] 1.3 开关系统(上)
1308播放
14:37
1.3 开关系统(上)
[7] 1.3 开关系统(下)
1418播放
14:41
1.3 开关系统(下)
[8] 1.4 半导体数字集成电路
1734播放
08:12
1.4 半导体数字集成电路
[9] 1.5 基本逻辑门电路分析(上)
1667播放
13:38
1.5 基本逻辑门电路分析(上)
[10] 1.5 基本逻辑门电路分析(中)
1624播放
13:46
1.5 基本逻辑门电路分析(中)
[11] 1.5 基本逻辑门电路分析(下)
1126播放
13:37
1.5 基本逻辑门电路分析(下)
[12] 1.5 基本逻辑门电路分析(上)
867播放
10:09
1.5 基本逻辑门电路分析(上)
[13] 1.5 基本逻辑门电路分析(中)
1468播放
10:18
1.5 基本逻辑门电路分析(中)
[14] 1.6 逻辑代数理论和表达式的化简...
869播放
15:37
1.6 逻辑代数理论和表达式的化简(上)
[15] 1.6 逻辑代数理论和表达式的化简...
1141播放
15:39
1.6 逻辑代数理论和表达式的化简(中)
[16] 1.6 逻辑代数理论和表达式的化简...
1416播放
15:35
1.6 逻辑代数理论和表达式的化简(下)
[17] 1.7 毛刺产生和消除
1327播放
08:27
1.7 毛刺产生和消除
[18] 1.8 数字码制表示和转换
970播放
06:31
1.8 数字码制表示和转换
[19] 2.1 组合逻辑电路(上)
838播放
14:14
2.1 组合逻辑电路(上)
[20] 2.1 组合逻辑电路(中)
1564播放
14:14
2.1 组合逻辑电路(中)
[21] 2.1 组合逻辑电路(下)
854播放
14:10
2.1 组合逻辑电路(下)
[22] 2.1 组合逻辑电路(中)
1516播放
15:03
2.1 组合逻辑电路(中)
[23] 2.1 组合逻辑电路(上)
1036播放
06:19
2.1 组合逻辑电路(上)
[24] 2.1 组合逻辑电路(下)
1329播放
06:17
2.1 组合逻辑电路(下)
[25] 2.2 时序逻辑电路(上)
1516播放
14:21
2.2 时序逻辑电路(上)
[26] 2.2 时序逻辑电路(中)
1543播放
14:23
2.2 时序逻辑电路(中)
[27] 2.2 时序逻辑电路(下)
1221播放
14:19
2.2 时序逻辑电路(下)
[28] 2.3 存储器分类及原理(上)
1387播放
13:33
2.3 存储器分类及原理(上)
[29] 2.3 存储器分类及原理(下)
594播放
13:33
2.3 存储器分类及原理(下)
[30] 2.4 有限自动状态机(上)
1408播放
14:54
2.4 有限自动状态机(上)
[31] 2.4 有限自动状态机(中)
710播放
15:00
2.4 有限自动状态机(中)
[32] 2.4 有限自动状态机(下)
862播放
14:48
2.4 有限自动状态机(下)
[33] 3.1 可编程逻辑器件发展历史(上...
1713播放
14:49
3.1 可编程逻辑器件发展历史(上)
[34] 3.1 可编程逻辑器件发展历史(中...
1307播放
14:58
3.1 可编程逻辑器件发展历史(中)
[35] 3.1 可编程逻辑器件发展历史(下...
1333播放
14:44
3.1 可编程逻辑器件发展历史(下)
[36] 3.2 可编程逻辑器件工艺(上)
946播放
05:49
3.2 可编程逻辑器件工艺(上)
[37] 3.2 可编程逻辑器件工艺(下)
607播放
05:51
3.2 可编程逻辑器件工艺(下)
[38] 3.3 简单可编程逻辑器件结构
1292播放
08:08
3.3 简单可编程逻辑器件结构
[39] 3.4 CPLD原理及结构
1698播放
01:59
3.4 CPLD原理及结构
[40] 3.5 FPGA原理及结构(上)
1683播放
15:26
3.5 FPGA原理及结构(上)
[41] 3.5 FPGA原理及结构(中)
1620播放
15:29
3.5 FPGA原理及结构(中)
[42] 3.5 FPGA原理及结构(下)
882播放
15:19
3.5 FPGA原理及结构(下)
[43] 3.5 FPGA原理及结构(上)
1036播放
13:10
3.5 FPGA原理及结构(上)
[44] 3.5 FPGA原理及结构(中)
1558播放
13:16
3.5 FPGA原理及结构(中)
[45] 3.5 FPGA原理及结构(下)
1132播放
13:09
3.5 FPGA原理及结构(下)
[46] 4.1 IP核基本概念(上)
953播放
08:47
4.1 IP核基本概念(上)
[47] 4.1 IP核基本概念(下)
1474播放
08:52
4.1 IP核基本概念(下)
[48] 4.2 Vivado工具设计流程(...
1403播放
07:45
4.2 Vivado工具设计流程(上)
[49] 4.2 Vivado工具设计流程(...
1639播放
07:42
4.2 Vivado工具设计流程(下)
[50] 4.3 Vivado IP数字系统...
1559播放
15:23
4.3 Vivado IP数字系统的设计与实现(一)(上)
[51] 4.3 Vivado IP数字系统...
735播放
15:31
4.3 Vivado IP数字系统的设计与实现(一)(中)
[52] 4.3 Vivado IP数字系统...
694播放
15:16
4.3 Vivado IP数字系统的设计与实现(一)(下)
[53] 4.4 Vivado IP数字系统...
1015播放
06:58
4.4 Vivado IP数字系统的设计与实现(二)
[54] 5.1 Vivado集成开发环境介...
881播放
08:29
5.1 Vivado集成开发环境介绍(上)
[55] 5.1 Vivado集成开发环境介...
1286播放
待播放
5.1 Vivado集成开发环境介绍(下)
[56] 5.2~5.3 创建新工程和添加V...
769播放
10:21
5.2~5.3 创建新工程和添加Verilog HDL设计文件(上)
[57] 5.2~5.3 创建新工程和添加V...
877播放
10:20
5.2~5.3 创建新工程和添加Verilog HDL设计文件(下)
[58] 5.4~5.5 详细描述和行为级仿...
815播放
10:41
5.4~5.5 详细描述和行为级仿真(上)
[59] 5.4~5.5 详细描述和行为级仿...
653播放
10:42
5.4~5.5 详细描述和行为级仿真(下)
[60] 5.6~5.7 设计综合和设计约束...
1463播放
11:20
5.6~5.7 设计综合和设计约束(上)
[61] 5.6~5.7 设计综合和设计约束...
914播放
11:17
5.6~5.7 设计综合和设计约束(下)
[62] 5.8~5.9 设计实现和时序仿真...
1402播放
07:14
5.8~5.9 设计实现和时序仿真(上)
[63] 5.8~5.9 设计实现和时序仿真...
755播放
07:14
5.8~5.9 设计实现和时序仿真(下)
[64] 5.10 生成比特流和下载设计(上...
1375播放
10:26
5.10 生成比特流和下载设计(上)
[65] 5.10 生成比特流和下载设计(下...
1008播放
10:27
5.10 生成比特流和下载设计(下)
[66] 6.2 Verilog HDL程序...
654播放
12:37
6.2 Verilog HDL程序结构(上)
[67] 6.2 Verilog HDL程序...
744播放
12:44
6.2 Verilog HDL程序结构(中)
[68] 6.2 Verilog HDL程序...
843播放
12:31
6.2 Verilog HDL程序结构(下)
[69] 6.3 Verilog HDL描述...
914播放
10:33
6.3 Verilog HDL描述方式(上)
[70] 6.3 Verilog HDL描述...
1360播放
10:38
6.3 Verilog HDL描述方式(中)
[71] 6.3 Verilog HDL描述...
894播放
10:34
6.3 Verilog HDL描述方式(下)
[72] 6.4 Verilog HDL语言...
1271播放
12:35
6.4 Verilog HDL语言要素(上)
[73] 6.4 Verilog HDL语言...
1126播放
12:41
6.4 Verilog HDL语言要素(下)
[74] 6.5 Verilog HDL数据...
1003播放
12:36
6.5 Verilog HDL数据类型(上)
[75] 6.5 Verilog HDL数据...
1208播放
12:38
6.5 Verilog HDL数据类型(下)
为你推荐
20:29
集成 Unity 5 功能(下)
751播放
集成 Unity 5 功能(下)
11:10
Swagger-1:介绍及Spri...
975播放
Swagger-1:介绍及SpringBoot集成(上)
11:07
《基于python的web开发教程...
678播放
《基于python的web开发教程》: 将Paypal与Flask集成(上)
09:58
课:Vivado HLS设计流程介...
1208播放
课:Vivado HLS设计流程介绍
11:29
模块二十七 25.4 移位寄存器型...
997播放
模块二十七 25.4 移位寄存器型计数器设计(上)
07:26
【数据库原理与设计】E-R图的集成...
1104播放
【数据库原理与设计】E-R图的集成(上)
00:36
罗普特:公司牵头“存算一体AI芯片...
740播放
罗普特:公司牵头“存算一体AI芯片”课题主要目标是开发面向新型芯片架构的系列边缘计算设备
00:31
芯联集成:在光伏、储能等工控领域的...
649播放
芯联集成:在光伏、储能等工控领域的主要功率芯片及模组封装技术已达到国际主流水平
00:45
昱能科技:核心芯片电子元器件已基本...
563播放
昱能科技:核心芯片电子元器件已基本国产化,并有部分芯片采用公司自研的专用芯片
00:14
先进数通:公司在客户云数据中心建设...
1479播放
先进数通:公司在客户云数据中心建设过程中,广泛使用了搭载华为鲲鹏芯片的服务器产品
00:22
艾为电子:研发完成了分立式OIS控...
696播放
艾为电子:研发完成了分立式OIS控制驱动芯片产品
07:48
【VSCode教程】 Git集成
919播放
【VSCode教程】 Git集成
00:16
航天智装:子公司轩宇空间有北斗导航...
1017播放
航天智装:子公司轩宇空间有北斗导航相关的测试系统,部分芯片产品应用于北斗导航相关建设
25:30
2.Python基础之IDE以及集...
1150播放
2.Python基础之IDE以及集成开发工具Pycharm详解(上)
评论沙发是我的~